芯片产业帝国 第106节 MP3芯片研发完成(1/2)

章节列表 转码阅读中,不进行内容存储和复制

本站域名已更新,请记住:www.wcxsw.la

    虽然确定了三位研发助手,芯片架构设计助手张小明,芯片前端设计助手孙一诚,芯片后端设计助手陈迅,但是,李飞并没有直接让他们负责整个MP3芯片的研发,只是让他们研发芯片内部的某一小模块的电路功能…,毕竟这是和FM芯片完全不同的概念,

    另外,虽然说现在分了岗位,但是,李飞还是鼓励他们在芯片技术上全面,并在芯片研发经验上互相共享…。

    这样的话,他们在芯片研发上进步更快...,

    同时,李飞也放手了FM芯片的研发工作,写了一封邮件给55家客户和国内一线收音机大厂,以及国外汽车制造商…,并且让他们一一拜访这些客户…

    …

    放下FM芯片项目工作后,李飞正式投入到MP3芯片的研发,不过,为了让这三人尽快入门,李飞先是编写MP3芯片内部电路图和RISC-V芯片架构…,

    熟悉以上MP3芯片研发基础知识后,李飞就让三人负责芯片架构,前端设计和后端设计,这其中某一小模块的电路功能设计研发,

    然后,李飞也一起跟进设计…,设计完成后,让他们三人所设计的模块电路,与李飞研发的芯片电路进行对比…,让他们知道这差距在哪里…,

    这样进行对比,就可以知道差距在哪里,对快速掌握芯片研发技术是十分有效果,同时,李飞也非常耐心地讲解,这样的芯片电路设计的原因…,

    虽然说,这样很耽误李飞的时间,但是,这是后续的芯片研发人才做储备…,

    …

    那么,在MP3芯片研发流程上,李飞的第一步是确定了RISC-V芯片的架构以及芯片内部电路模块分布,

    需要说明的是,在研发FM芯片V2.0版本上,RISC-V相关软件研发工具已经完成了,例如:调试工具链、中断控制器、JVM、LLVM构架编译器的框架系统、Python…等。

    不过,需要强调的是,芯片架构的研发难度是远远大于芯片的研发,这是因为研发芯片架构的指令集,是决定软件运行标准的基础,各条指令是按顺序串行执行的,它由芯片内布电路结构构成,类似程序一样的,可以使芯片进行某一特定运算速度快速增加。虽然说芯片架构其实也是一堆程序,但它并不是由程序语言编写,而是通过芯片晶体的物理性质来实现,并且,研发芯片架构不仅需要电子类工科的专业人才,还需要大量的基础物理领域的专业人才,

    …

    李飞如此熟练地完成了RISC-V架构的研发,是积累了重生的研发经验,虽然说在21世纪5G人工智能时代,运用RISC-V架构研发出芯片,但由于在芯片生态上和商业上无法与ARM抗衡…,

    众所周知,在21世纪,ARM芯片架构除了不在电脑上使用,基本垄断了所有的电子设备,不管是民用,还是在工业芯片上…

    另外的原因无法与ARM架构抗衡,就是RISC-V开发免费的,允许用户自己加新指令,那么,这就造成了全球各大芯片设计公司,纷纷推出自己的RISC-V芯片架构时,其内部指令的软件却完全不一样…,

    …

    如今,李飞现在正式开始RISC-V的商业化在MP3芯片上,那么,以后,大深市芯片产业有限公司将会彻底统一RISC-V芯片架构所有的指令和软件工具测试标准…,彻底统一全球所有的芯片架构…

    当然,需要注意的是,现在ARM芯片架构,已经摆脱亏损,快要崛起…

    …

    确定了芯片架构后,接下来的工作就是前端逻辑设计了,编写RTL与或者门级的代码了,

    RTL是用硬件描述语言(Verilog 或VHDL)描述想达到电路的功能,门级则是用具体的逻辑单元(依赖厂家的库)来实现所设计电路的功能,门级最终可以在半导体厂加工成实际的硬件,

    那么,RTL和门级的区别是:在设计实现上的不同阶段,RTL经过逻辑综合后,就得到门级。

    在芯片电路设计中, RTL是用于描述同步数字电路操作的抽象级,是由一组寄存器以及寄存器之间的逻辑操作构成。之所以如此,是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理,数据处理的流程由时序状态机来控制,这些处理和控制可以用硬件描述语言来描述。

    门级在芯片电路设计中,是用于描述电路元件相互之间连接关系的,简单的来说,是一个遵循比较简单的标记语法的文本文件。门级指的是网表描述的电路综合级别。是描述电路元件基本是门级或与此同级别的元件...

    …

    确定MP3芯片前端逻辑设计后,就要验证了RTL代码的功能是否符合芯片电路的设计,验证软件可以采用cadence公司的NC_VERILOG,或者synopsys公司的VCS…

    ...

    再接着,用Cadence的 PKS输入硬件描述语言转换成门级网络表Netlist,去确定电路的面积,时序等目标参数上达到的标准,确定相关参数后,再一次进行仿真,确定模块电路是否无误,

    然后,进行后端设计的数据准备,是确定前期逻辑设计用硬件描述语言生成的门级网络表Netlist,以及模块电路与芯片制造工厂提供的标准单元、宏单元和I/O Pad的库文件相等-->>

章节列表 转码阅读中,不进行内容存储和复制